Avantages de la transmission de données MIPI comme interface d'affichage

   Avec l'avènement de l'ère mondiale intelligente de la 5G et de l'IA, les performances des puces CPU dans les produits matériels se sont considérablement améliorées et les exigences en matière d'interfaces d'écran LCD ont également augmenté. La demande d’interfaces de transmission à grande vitesse MIPI augmente. Après une longue période de recherche et développement et d'investissements accrus, notre société Nous avons lancé une variété d'écrans d'interface MIPI, allant de 1,14 pouces à 10,1 pouces, avec des interfaces MIPI parmi lesquelles les clients peuvent choisir, répondant aux besoins de nos clients pour les petits et Écrans LCD d'interface MIPI de taille moyenne.

   MIPI est spécialement conçu pour les applications sensibles à la puissance utilisant des oscillations de signaux de faible amplitude en mode haute vitesse (transfert de données). 

   Puisque MIPI utilise la transmission différentielle de signaux, la conception doit être strictement conçue conformément aux règles générales de conception différentielle. La clé est d’obtenir une adaptation d’impédance différentielle. Le protocole MIPI stipule que la valeur d'impédance différentielle de la ligne de transmission est de 80 à 125 ohms.

    MIPI est spécialement conçu pour les applications sensibles à la puissance utilisant des oscillations de signaux de faible amplitude en mode haute vitesse (transfert de données).

    Puisque MIPI utilise la transmission différentielle de signaux, la conception doit être strictement conçue conformément aux règles générales de conception différentielle. La clé est d’obtenir une adaptation d’impédance différentielle. Le protocole MIPI stipule que la valeur d'impédance différentielle de la ligne de transmission est de 80 à 125 ohms.

  MIPI spécifie un canal d'horloge différentielle (voie) et un nombre évolutif de voies de données de 1 à 4, qui peuvent ajuster le débit de données en fonction des besoins du processeur et des périphériques. De plus, la spécification MIPI D-PHY ne donne qu'une plage de débits de données et ne spécifie pas de débit de fonctionnement spécifique. Dans une application, les canaux de données et les débits de données disponibles sont déterminés par les appareils des deux côtés de l'interface. Cependant, le cœur IP MIPI D-PHY actuellement disponible peut fournir des taux de transfert allant jusqu'à 1 Gbit/s par voie de données, ce qui signifie sans aucun doute que MIPI est parfaitement adapté aux applications hautes performances actuelles et futures.

   L’utilisation de MIPI comme interface de données présente un autre grand avantage. MIPI convient parfaitement aux nouvelles conceptions de smartphones et MID, car les architectures MIPI DSI et CSI-2 apportent de la flexibilité aux nouvelles conceptions et prennent en charge des fonctionnalités intéressantes telles que les écrans XGA et les appareils photo de plus de 8 mégapixels. Grâce aux capacités de bande passante offertes par les nouvelles conceptions de processeurs compatibles MIPI, il est désormais possible d'envisager d'exploiter une seule interface MIPI pour activer de nouvelles fonctionnalités telles que des affichages double écran haute résolution et/ou deux caméras.

    Dans les conceptions intégrant ces fonctionnalités, des commutateurs analogiques à large bande passante conçus et optimisés pour les signaux MIPI, tels que le FSA642 de Fairchild Semiconductor, peuvent être utilisés pour basculer entre plusieurs composants d'affichage ou de caméra. Le FSA642 est un commutateur analogique unipolaire double direction (SPDT) différentiel à trois voies à large bande passante qui peut partager un canal d'horloge MIPI et deux canaux de données MIPI entre deux périphériques MIPI. De tels commutateurs peuvent offrir des avantages supplémentaires : isolation des signaux parasites (stubs) provenant de périphériques non sélectionnés et flexibilité accrue dans le routage et le placement des périphériques. Pour garantir la réussite de la conception de ces commutateurs physiques sur le chemin d'interconnexion MIPI, outre la bande passante, certains des principaux paramètres de commutateur suivants doivent être pris en compte :

1. Isolation hors tension : afin de maintenir l'intégrité du signal du chemin d'horloge/données actif, le commutateur doit avoir des performances d'isolation hors tension efficaces. Pour les signaux différentiels MIPI à grande vitesse à 200 mV et une disparité de mode commun maximale de 5 mV, l'isolation hors tension entre les chemins de commutation doit être de -30 dBm ou mieux.

2. Différence de retard différentiel : la différence de retard (inclinaison) entre les signaux au sein de la paire différentielle (la différence de retard de paire intra-différentielle) et la différence de retard entre les points d'intersection différentiels des canaux d'horloge et de données (la différence de retard inter-canal ) doit être réduit à 50 ps ou plus. Petit. Pour ces paramètres, les meilleures performances différentielles de retard de l'industrie pour ce type de commutateur se situent actuellement entre 20 ps et 30 ps.

3. Impédance du commutateur : La troisième considération majeure lors de la sélection d'un commutateur analogique est le compromis entre les caractéristiques d'impédance de la résistance à l'état passant (RON) et de la capacité à l'état passant (CON). Le lien MIPI D-PHY prend en charge à la fois les modes de transmission de données à faible consommation et les modes de transmission de données à grande vitesse. Par conséquent, le RON du commutateur doit être choisi de manière équilibrée pour optimiser les performances du mode de fonctionnement mixte. Idéalement, ce paramètre devrait être réglé séparément pour chaque mode de fonctionnement. Il est important de combiner le RON optimal pour chaque mode et de maintenir le CON de commutation très bas pour maintenir la vitesse de balayage au niveau du récepteur. Une règle générale est que maintenir CON en dessous de 10 pF aidera à éviter la détérioration (allongement) du temps de transition du signal via le commutateur en mode haute vitesse.

   Par rapport aux ports parallèles, les modules d'interface MIPI présentent les avantages d'une vitesse rapide, d'une grande quantité de transmission de données, d'une faible consommation d'énergie et d'une bonne anti-interférence. Ils sont de plus en plus plébiscités par les clients et connaissent une croissance rapide. Par exemple, un module 8M avec transmission MIPI et port parallèle nécessite au moins 11 lignes de transmission et une horloge de sortie allant jusqu'à 96M pour obtenir une sortie de pixels complets de 12 FPS lors de l'utilisation d'une transmission par port parallèle 8 bits. Cependant, l'utilisation de l'interface MIPI ne nécessite que 2 canaux de 6 lignes de transmission pour atteindre une fréquence d'images de 12 FPS sous des pixels complets, et la consommation de courant sera d'environ 20 mA inférieure à la transmission par port parallèle. Puisque MIPI utilise la transmission différentielle de signaux, la conception doit être strictement conçue conformément aux règles générales de conception différentielle. La clé est d’obtenir une adaptation d’impédance différentielle. Le protocole MIPI stipule que la valeur d'impédance différentielle de la ligne de transmission est de 80 à 125 ohms.